轻松构建您的硬件!
system-on-chip 开源项目推荐(122 个)
system-on-chip 话题在 GitHub 上没有填写简介,这里按 Star 数汇总最相关的热门仓库。
热门项目 前 20
按 Star 数排序展示前 20 个 · GitHub 共 122 个仓库OpenLane是一个自动RTL到GDS II流程,基于多个组件,包括OpenROAD、Yosys、Magic、Netgen以及用于设计探索和优化的自定义方法学脚本。
RISC-V XV6/Linux SoC, marchID: 0x2b, 0x34
嵌入式可扩展平台:异构 SoC 架构与 IP 集成变得简单
Kactus2 是基于 IP-XACT 标准的图形化 EDA 工具。
基础 RISC-V 测试 SoC
一个极小的兼容 msp430、可定制的类微控制器软核处理器系统,使用平台无关的 VHDL 编写。
RISC-V 微控制器 IP 核心,用于嵌入式、FPGA 和 ASIC 应用
面向街机、掌机、游戏主机、计算机和 MCU 的技术文档精选集。
在 FPGA 上教授 Arm 入门级片上系统设计的教学套件,含讲义与实践实验(教学用)
ElemRV - 端到端开源 RISC-V 微控制器
一个极小面积的 RISC-V 核心,具有可扩展至 1、2、4 或 8 位的数据路径以及多种变体。
Antikernel 操作系统项目
教学用 RISC-V 处理器设计框架:从单周期到 5 级流水线,包含 FPGA 验证和完整学习指南!一份 RISC-V CPU 设计指南。
面向 Amaranth HDL 的片上系统工具包
一个使用 ILAs 的 SoC 建模与验证平台
面向 Espressif ESP32 WiFi/微控制器 SoC 的开发平台
QNICE-FPGA 是一个用于娱乐编程的 16 位计算机系统,以可移植 VHDL 构建为完整的片上系统。
Small Processing Unit 32:一个用 Verilog 编写的紧凑型 RV32I CPU
VSDBabySoC is a small mixed-signal SoC including PLL, DAC, and a RISCV-based processor named RVMYTH.
关于这个话题
- 清单取自 GitHub 话题页并按 Star 数排序,每次展示前 20 个项目;原始页面见 https://github.com/topics/system-on-chip。
- 该话题在 GitHub 上共有 122 个仓库, 本站收录的是其中最热门的 20 个,不是全量列表。
- Star / Fork 每日自动刷新一次,实时数据以 GitHub 为准。
- 当前 20 个项目累计 9992 Star,覆盖 9 种主要语言,数据更新于 2026-11-07。
- 中文介绍来自 GitHub 官方话题说明(github/explore)的机器翻译,可点「查看原文」对照;译文缺失时会先展示原文。