rvx

RISC-V 微控制器 IP 核心，用于嵌入式、FPGA 和 ASIC 应用

  • 语言Verilog
  • 默认分支main
  • 大小196.9 MB
  • 更新6 天前
在 GitHub 打开
avatarrafaelcalcada
204
270
MIT License

项目介绍

rafaelcalcada/rvx 是一个托管在 GitHub 上的开源项目，主要使用 Verilog 编写，采用 MIT License 许可证，目前获得 204 个 Star、27 次 Fork。

仓库全名
rafaelcalcada/rvx
开源许可证
MIT License
Star 数
204
Fork 数
27

README 摘要

RVX is a microcontroller IP core developed in Verilog that implements the RV32I instruction set of RISC-V. It is designed for easy, seamless integration into embedded systems and FPGA designs, facilitating the rapid development of innovative RISC-V applications. RVX can run real-time operating systems such as FreeRTOS, as well as bare-metal embedded software. Its design includes components such as memory, timers,…

完整内容见 GitHub 原始 README 或本页 。

常见问题

rvx 用什么语言开发？

主要使用 Verilog 编写，采用 MIT License 许可证，目前有 204 个 Star。

rvx 可以免费商用吗？

仓库采用 MIT License 许可证，可免费使用与修改，商业使用请遵守许可证条款（例如保留版权声明与许可声明）。

如何获取 rvx 的源码？

可以直接克隆仓库：git clone https://github.com/rafaelcalcada/rvx.git，默认分支为 main；安装与运行步骤见仓库 README。

rvx 最近还在维护吗？

仓库最近一次更新为 6 天前，当前没有未关闭的 Issue；Star 数为 204，可作为社区活跃度的参考。

本页面展示项目元数据与原始 README，GitRead 中文社区 编辑团队负责选题收录。

相关仓库

The-OpenROAD-Project/OpenROAD avatar
OpenROADThe-OpenROAD-Project
1 天前
3.3k
1.1k
239

OpenROAD 的统一应用，实现 RTL 到 GDS 流程。文档见 https://openroad.readthedocs.io/en/latest/

opendb-databaseopenroadlef+7
Verilog
966.6 MB
0
详情
alexforencich/verilog-ethernet avatar
verilog-ethernetalexforencich
2025年2月28日
3.1k
832
116

用于 FPGA 实现的 Verilog 以太网组件

Verilog
5.3 MB
0
详情
darklife/darkriscv avatar
darkriscvdarklife
3 周前
2.6k
331
6

开源 RISC-V CPU 核心，用 Verilog 从零开始在一夜之间实现！

corefpgarisc-v+2
Verilog
4.9 MB
0
详情
corundum/corundum avatar
corundumcorundum
2024年7月5日
2.4k
540
130

开源基于 FPGA 的 NIC 和网内计算平台

fpgain-network-computelinux+2
Verilog
19.9 MB
0
详情
alexforencich/verilog-axi avatar
verilog-axialexforencich
2025年2月28日
2.2k
546
68

用于 FPGA 实现的 Verilog AXI 组件

Verilog
562 KB
0
详情
analogdevicesinc/hdl avatar
hdlanalogdevicesinc
2 天前
2.1k
1.7k
72

HDL 库和项目

analog-devicesfpgahacktoberfest+3
Verilog
146.0 MB
0
详情
pConst/basic_verilog avatar
basic_verilogpConst
3月12日
2.0k
423
0

必备的 Verilog SystemVerilog 模块

alteradebouncedelay+17
Verilog
55.5 MB
0
详情
riscv-mcu/e203_hbirdv2 avatar
e203_hbirdv2riscv-mcu
9月25日
2.0k
432
15

超低功耗 RISC-V 核心

chinacorecpu+9
Verilog
60.6 MB
0
详情

关于

GitHub 原始描述（英文）

RISC-V microcontroller IP core for embedded, FPGA and ASIC applications

描述取自 GitHub 官方 API，保持仓库作者书写的原文。

简要分析

热度分
269
价值分
131
活跃状态
活跃
corecpugpioi2cmcumicrocontrollerprocessorrisc-vriscvrv32irvxspisystem-on-chipuartzicsr
GitHub

语言占比

Assembly
C
C++
CMake
Dockerfile
Linker Script
Makefile
Python
Tcl
Verilog

Release

贡献者

rafaelcalcadarafaelcalcadaalexxmarkovalexxmarkovAidan-McNayAidan-McNayJN513JN513

README

RVX is a microcontroller IP core developed in Verilog that implements the RV32I instruction set of RISC-V. It is designed for easy, seamless integration into embedded systems and FPGA designs, facilitating the rapid development of innovative RISC-V applications.

RVX can run real-time operating systems such as FreeRTOS, as well as bare-metal embedded software. Its design includes components such as memory, timers, and interfaces for UART, GPIO, and SPI communication, enabling RVX to integrate with a variety of sensors and actuators commonly used in embedded applications.

Check out RVX Documentation.

Get Started

The quickest way to get started is to implement one of the example projects on your FPGA. Check it out:

See the User Guide to learn how to create your own applications.

License

RVX is distributed under the MIT License.

Need help?

Please open a new issue.

评论

暂无评论