ramiomer94 /VLSI-design-projects本仓库包含约克大学 EECS 4612:数字 VLSI 设计课程中完成的所有主要项目。这些项目展示了完整的 ASIC 设计流程——从 RTL 设计到 GDSII 版图——并使用 Cadence Genus、Innovus 和 Virtuoso 等行业级工具。 Verilog13#asic-design#cadence-tools#cmos-design#custom-layout#digital-logic-design#eda-tools原文站内解读 →