VLSI-ASIC-IC

一款使用 Cadence IC Package 的应用程序

  • 语言Verilog
  • 默认分支main
  • 大小9.9 MB
  • 更新2023年2月13日
在 GitHub 打开
avatarNikolaosGian

项目介绍

NikolaosGian/VLSI-ASIC-IC 是一个托管在 GitHub 上的开源项目，主要使用 Verilog 编写，目前获得 4 个 Star、0 次 Fork。

仓库全名
NikolaosGian/VLSI-ASIC-IC

README 摘要

Large Scale Digital VLSI-ASIC Integrated Circuits Aristotle University of Thessaloniki School of Electrical & Computer Engineering Contributors:Nikolaos Giannopoulos Winter Semester 2022 - 2023 Check the coursework file here Check the report file here width="900" height="500" />

完整内容见 GitHub 原始 README 或本页 。

常见问题

VLSI-ASIC-IC 用什么语言开发？

主要使用 Verilog 编写，目前有 4 个 Star。

如何获取 VLSI-ASIC-IC 的源码？

可以直接克隆仓库：git clone https://github.com/NikolaosGian/VLSI-ASIC-IC.git，默认分支为 main；安装与运行步骤见仓库 README。

VLSI-ASIC-IC 最近还在维护吗？

仓库最近一次更新为 2023年2月13日，当前没有未关闭的 Issue；Star 数为 4，可作为社区活跃度的参考。

本页面展示项目元数据与原始 README，GitRead 中文社区 编辑团队负责选题收录。

相关仓库

The-OpenROAD-Project/OpenROAD avatar
OpenROADThe-OpenROAD-Project
7 小时前
3.3k
1.0k
139

OpenROAD 的统一应用，实现 RTL 到 GDS 流程。文档见 https://openroad.readthedocs.io/en/latest/

opendb-databaseopenroadlef+7
Verilog
966.5 MB
0
详情
alexforencich/verilog-ethernet avatar
verilog-ethernetalexforencich
2025年2月28日
3.1k
831
116

用于 FPGA 实现的 Verilog 以太网组件

Verilog
5.3 MB
0
详情
darklife/darkriscv avatar
darkriscvdarklife
3 天前
2.6k
332
6

开源 RISC-V CPU 核心，用 Verilog 从零开始在一夜之间实现！

corefpgarisc-v+2
Verilog
5.0 MB
0
详情
corundum/corundum avatar
corundumcorundum
2024年7月5日
2.5k
509
122

开源基于 FPGA 的 NIC 和网内计算平台

fpgain-network-computelinux+2
Verilog
19.9 MB
0
详情
alexforencich/verilog-axi avatar
verilog-axialexforencich
2025年2月28日
2.2k
524
56

用于 FPGA 实现的 Verilog AXI 组件

Verilog
562 KB
0
详情
analogdevicesinc/hdl avatar
hdlanalogdevicesinc
15 小时前
2.1k
1.6k
25

HDL 库和项目

analog-devicesfpgahacktoberfest+3
Verilog
147.1 MB
0
详情
pConst/basic_verilog avatar
basic_verilogpConst
3月12日
2.0k
423
0

必备的 Verilog SystemVerilog 模块

alteradebouncedelay+17
Verilog
55.5 MB
0
详情
riscv-mcu/e203_hbirdv2 avatar
e203_hbirdv2riscv-mcu
9月25日
2.0k
433
41

超低功耗 RISC-V 核心

chinacorecpu+9
Verilog
60.6 MB
0
详情

关于

GitHub 原始描述（英文）

An application using Cadence IC Package

asicdftfloorplanninggenusinnovuslogic-synthesisplacementroutingvlsi

描述取自 GitHub 官方 API，保持仓库作者书写的原文。

简要分析

热度分
5
价值分
2
活跃状态
活跃
GitHub

语言占比

Batchfile
Python
Tcl
Verilog

贡献者

NikolaosGianNikolaosGian