darklife/darkriscv

仓库概览、指标与主题

在 GitHub 打开
avatardarklife
2.6k
3255
BSD 3-Clause "New" or "Revised" License

技术解读

以下内容由 GitRead 中文社区 编辑团队基于项目 README 与官方资料整理， 结合中文开发者的常见使用场景补充技术选型建议。具体以项目官方文档为准。

内容已同步仓库最新状态（最后提交：5月12日）。 编辑团队负责选题与抽样审核，详见 编辑准则。

相关仓库

YosysHQ/picorv32 avatar
picorv32YosysHQ
2024年6月27日
4.2k
969
88
价值分 2833

PicoRV 32-尺寸优化的RISC-V中央处理器

Verilog
913 KB
🤍 0
详情
alexforencich/verilog-ethernet avatar
verilog-ethernetalexforencich
2025年2月28日
3.0k
807
117
价值分 2055

Verilog以太网组件用于现场编程

Verilog
5.3 MB
🤍 0
详情
The-OpenROAD-Project/OpenROAD avatar
OpenROADThe-OpenROAD-Project
7月16日
2.8k
910
82
价值分 1962

OpenROAD的统一应用程序实现了RTL到GDS流。https://openroad.readthedocs.io/en/latest/上的文档

opendb-databaseopenroadlef+7
Verilog
946.8 MB
🤍 0
详情
corundum/corundum avatar
corundumcorundum
2024年7月5日
2.4k
540
130
价值分 1587

开源基于PGA的NIC和网络内计算平台

fpgain-network-computelinux+2
Verilog
19.9 MB
🤍 0
详情
alexforencich/verilog-axi avatar
verilog-axialexforencich
2025年2月28日
2.1k
540
67
价值分 1414

Verilog AXI组件用于现场编程

Verilog
562 KB
🤍 0
详情
pConst/basic_verilog avatar
basic_verilogpConst
3月12日
2.0k
421
0
价值分 1320

必备的verilog系统verilog模块

alteradebouncedelay+17
Verilog
55.5 MB
🤍 0
详情
analogdevicesinc/hdl avatar
hdlanalogdevicesinc
7月9日
2.0k
1.7k
67
价值分 1675

高密度脂蛋白库和项目

analog-devicesfpgahacktoberfest+3
Verilog
124.5 MB
🤍 0
详情
riscv-mcu/e203_hbirdv2 avatar
e203_hbirdv2riscv-mcu
2025年8月6日
1.9k
426
26
价值分 1249

超低功耗RISC-V核心

chinacorecpu+9
Verilog
60.9 MB
🤍 0
详情

关于

opensouce RISC-V中央处理器核心一夜从零开始在Verilog中实现！

简要分析

热度分
5814
价值分
1904
活跃状态
活跃
主题数量
5
语言Verilog
默认分支
大小5.1 MB
更新5月12日
corefpgarisc-vriscvverilog
GitHub

语言占比

C++
Shell
Starlark
SystemVerilog
Tcl
TeX
VHDL
Verilog
Wolfram Language

贡献者

samsoniuksamsoniuknsauzedensauzedezmeiresearchzmeiresearchMrJake222MrJake222oharboeoharboesplinedrivesplinedrivegsilosgsilosEquinox86Equinox86erjanmxerjanmxGabPGomesGabPGomesracerxdlracerxdlphuclv90phuclv90

README

暂无 README 预览

评论

暂无评论