Verilator 开源 SystemVerilog 仿真器和 lint 系统
systemc 开源项目推荐(198 个)
systemc 话题在 GitHub 上没有填写简介,这里按 Star 数汇总最相关的热门仓库。
热门项目 前 20
按 Star 数排序展示前 20 个 · GitHub 共 198 个仓库SystemC Reference Implementation
Portable RISC-V System-on-Chip implementation: RTL, debugger and simulators
RISC-V SystemC-TLM simulator
Network on Chip Simulator
该工具可将可综合的 SystemC 代码转换为可综合的 SystemVerilog。
SystemC/TLM-2.0 Co-simulation framework
用于创建、构建和测试针对FPGA和ASIC的RTL项目的CMake、SystemVerilog和SystemC工具。
VHDL/Verilog/SystemC code generator, simulator API written in python/c++
基础 RISC-V 测试 SoC
A modeling library with virtual components for SystemC and TLM simulators
RISC-V Virtual Prototype
QEMU libsystemctlm-soc co-simulation demos.
A SystemC productivity library: https://minres.github.io/SystemC-Components/
A Framework for Design and Verification of Image Processing Applications using UVM
Brief SystemC getting started tutorial
这是一个Clang工具,可以解析SystemC模型,并从中合成Verilog。
PCI Express controller model
Digital Hardware Modelling using VHDL, Verilog, SystemVerilog, SystemC, HLS(C++, OpenCL)
高级学生和工程师使用Arm Cortex-A现代SoC设计教材:架构、互连、验证与制造(教育用)
关于这个话题
- 清单取自 GitHub 话题页并按 Star 数排序,每次展示前 20 个项目;原始页面见 https://github.com/topics/systemc。
- 该话题在 GitHub 上共有 198 个仓库, 本站收录的是其中最热门的 20 个,不是全量列表。
- Star / Fork 每日自动刷新一次,实时数据以 GitHub 为准。
- 当前 20 个项目累计 8763 Star,覆盖 6 种主要语言,数据更新于 2026-11-06。
- 中文介绍来自 GitHub 官方话题说明(github/explore)的机器翻译,可点「查看原文」对照;译文缺失时会先展示原文。