bachelor-thesis

论文涵盖了在FPGA环境中应用的软件定义无线电技术中的数字信号处理研究。该书完全用波兰语撰写，唯独没有英文摘要

  • 语言Verilog
  • 默认分支master
  • 大小233.8 MB
  • 更新2018年5月23日
  • Issues1
在 GitHub 打开
avatarlstolcman

项目介绍

lstolcman/bachelor-thesis 是一个托管在 GitHub 上的开源项目，主要使用 Verilog 编写，目前获得 4 个 Star、1 次 Fork。

仓库全名
lstolcman/bachelor-thesis

常见问题

bachelor-thesis 用什么语言开发？

主要使用 Verilog 编写，目前有 4 个 Star。

如何获取 bachelor-thesis 的源码？

可以直接克隆仓库：git clone https://github.com/lstolcman/bachelor-thesis.git，默认分支为 master；安装与运行步骤见仓库 README。

bachelor-thesis 最近还在维护吗？

仓库最近一次更新为 2018年5月23日，当前有 1 个未关闭 Issue；Star 数为 4，可作为社区活跃度的参考。

本页面展示项目元数据与原始 README，GitRead 中文社区 编辑团队负责选题收录。

相关仓库

The-OpenROAD-Project/OpenROAD avatar
OpenROADThe-OpenROAD-Project
2 小时前
3.3k
1.0k
139

OpenROAD 的统一应用，实现 RTL 到 GDS 流程。文档见 https://openroad.readthedocs.io/en/latest/

opendb-databaseopenroadlef+7
Verilog
966.5 MB
0
详情
alexforencich/verilog-ethernet avatar
verilog-ethernetalexforencich
2025年2月28日
3.1k
831
116

用于 FPGA 实现的 Verilog 以太网组件

Verilog
5.3 MB
0
详情
darklife/darkriscv avatar
darkriscvdarklife
3 天前
2.6k
332
6

开源 RISC-V CPU 核心，用 Verilog 从零开始在一夜之间实现！

corefpgarisc-v+2
Verilog
5.0 MB
0
详情
corundum/corundum avatar
corundumcorundum
2024年7月5日
2.5k
508
122

开源基于 FPGA 的 NIC 和网内计算平台

fpgain-network-computelinux+2
Verilog
19.9 MB
0
详情
alexforencich/verilog-axi avatar
verilog-axialexforencich
2025年2月28日
2.2k
524
56

用于 FPGA 实现的 Verilog AXI 组件

Verilog
562 KB
0
详情
analogdevicesinc/hdl avatar
hdlanalogdevicesinc
10 小时前
2.1k
1.6k
25

HDL 库和项目

analog-devicesfpgahacktoberfest+3
Verilog
147.1 MB
0
详情
pConst/basic_verilog avatar
basic_verilogpConst
3月12日
2.0k
418
0

必备的 Verilog SystemVerilog 模块

alteradebouncedelay+17
Verilog
55.5 MB
0
详情
riscv-mcu/e203_hbirdv2 avatar
e203_hbirdv2riscv-mcu
9月25日
2.0k
433
41

超低功耗 RISC-V 核心

chinacorecpu+9
Verilog
60.6 MB
0
详情

关于

GitHub 原始描述（英文）

Thesis covers research on digital signal processing with software defined radio techniques applied in FPGA environment. It is written entirely in Polish language, except english abstract

fpgaaltera-fpgaverilogsignal-processingsdrdcf77dcf-decoderhardwaredigital-signal-processingdigital-design

描述取自 GitHub 官方 API，保持仓库作者书写的原文。

简要分析

热度分
7
价值分
2
活跃状态
活跃
GitHub

语言占比

Batchfile
CSS
Coq
Forth
HTML
JavaScript
MATLAB
Mathematica
PHP
Perl
Python
Roff
Shell
Standard ML
Stata
SystemVerilog
TeX
VHDL
Verilog

贡献者

lstolcmanlstolcman