RedFlag2017 /rocket-soc-tb
A systemverilog/UVM/Makefile testbench for Rocket RISC-V SoCs
Verilog11
testbech 开源项目推荐
testbech 话题在 GitHub 上没有填写简介，这里按 Star 数汇总最相关的热门仓库。
1收录项目
11Star 总量
1覆盖语言
相关标签
热门项目 全部 1
GitHub 共 1 个仓库，已全部展示关于这个话题
- 清单取自 GitHub 话题页并按 Star 数排序，每次展示前 1 个项目；原始页面见 https://github.com/topics/testbech。
- 该话题在 GitHub 上共有 0 个仓库， 本站收录的是其中最热门的 1 个，不是全量列表。
- Star / Fork 每日自动刷新一次，实时数据以 GitHub 为准。
- 当前 1 个项目累计 11 Star，覆盖 1 种主要语言，数据更新于 2026-11-12。
- 中文介绍来自 GitHub 官方话题说明（github/explore）的机器翻译，可点「查看原文」对照；译文缺失时会先展示原文。