LVDS-7-to-1-Serializer

  • 语言Verilog
  • 默认分支master
  • 大小112 KB
  • 更新2013年11月23日
在 GitHub 打开
avatarracerxdl
54
170
MIT License

项目介绍

racerxdl/LVDS-7-to-1-Serializer 是一个托管在 GitHub 上的开源项目，主要使用 Verilog 编写，采用 MIT License 许可证，目前获得 54 个 Star、17 次 Fork。

仓库全名
racerxdl/LVDS-7-to-1-Serializer
开源许可证
MIT License
Star 数
54
Fork 数
17

README 摘要

LVDS-7-to-1-Serializer ====================== An Verilog implementation of 7-to-1 LVDS Serializer. Which can be used for comunicating FPGAs with LVDS TFT Screens. Tested on Spartan 3A Evaluation Kit Target Device: xa3s400a-4ftg256 Flip-flops used: 114 4 Input LUTs used: 140 Slices used: 127 DCMs used: 2 ODDR2 used: 4 The Serializer core is composed by lvdsclockgen.v and serializer.v. But I provided an example of how…

完整内容见 GitHub 原始 README 或本页 。

常见问题

LVDS-7-to-1-Serializer 用什么语言开发？

主要使用 Verilog 编写，采用 MIT License 许可证，目前有 54 个 Star。

LVDS-7-to-1-Serializer 可以免费商用吗？

仓库采用 MIT License 许可证，可免费使用与修改，商业使用请遵守许可证条款（例如保留版权声明与许可声明）。

如何获取 LVDS-7-to-1-Serializer 的源码？

可以直接克隆仓库：git clone https://github.com/racerxdl/LVDS-7-to-1-Serializer.git，默认分支为 master；安装与运行步骤见仓库 README。

LVDS-7-to-1-Serializer 最近还在维护吗？

仓库最近一次更新为 2013年11月23日，当前没有未关闭的 Issue；Star 数为 54，可作为社区活跃度的参考。

本页面展示项目元数据与原始 README，GitRead 中文社区 编辑团队负责选题收录。

相关仓库

The-OpenROAD-Project/OpenROAD avatar
OpenROADThe-OpenROAD-Project
15 小时前
3.3k
1.1k
239

OpenROAD 的统一应用，实现 RTL 到 GDS 流程。文档见 https://openroad.readthedocs.io/en/latest/

opendb-databaseopenroadlef+7
Verilog
966.6 MB
0
详情
alexforencich/verilog-ethernet avatar
verilog-ethernetalexforencich
2025年2月28日
3.1k
832
116

用于 FPGA 实现的 Verilog 以太网组件

Verilog
5.3 MB
0
详情
darklife/darkriscv avatar
darkriscvdarklife
3 周前
2.6k
331
6

开源 RISC-V CPU 核心，用 Verilog 从零开始在一夜之间实现！

corefpgarisc-v+2
Verilog
4.9 MB
0
详情
corundum/corundum avatar
corundumcorundum
2024年7月5日
2.4k
540
130

开源基于 FPGA 的 NIC 和网内计算平台

fpgain-network-computelinux+2
Verilog
19.9 MB
0
详情
alexforencich/verilog-axi avatar
verilog-axialexforencich
2025年2月28日
2.2k
546
68

用于 FPGA 实现的 Verilog AXI 组件

Verilog
562 KB
0
详情
analogdevicesinc/hdl avatar
hdlanalogdevicesinc
1 天前
2.1k
1.7k
72

HDL 库和项目

analog-devicesfpgahacktoberfest+3
Verilog
146.0 MB
0
详情
pConst/basic_verilog avatar
basic_verilogpConst
3月12日
2.0k
423
0

必备的 Verilog SystemVerilog 模块

alteradebouncedelay+17
Verilog
55.5 MB
0
详情
olofk/serv avatar
servolofk
8月25日
1.9k
267
41

SERV -SErial RISC-V中央处理器

asicfpgarisc-v+1
Verilog
12.8 MB
0
详情

关于

An Verilog implementation of 7-to-1 LVDS Serializer. Which can be used for comunicating FPGAs with LVDS TFT Screens.

描述取自 GitHub 官方 API，中文内容由 GitRead 中文社区 编辑团队整理。

简要分析

热度分
92
价值分
37
活跃状态
活跃
fpgalcdlvdsscreensserializerverilog
GitHub

README

LVDS-7-to-1-Serializer

An Verilog implementation of 7-to-1 LVDS Serializer. Which can be used for comunicating FPGAs with LVDS TFT Screens. Tested on Spartan 3A Evaluation Kit

  • Target Device: xa3s400a-4ftg256
  • Flip-flops used: 114
  • 4 Input LUTs used: 140
  • Slices used: 127
  • DCMs used: 2
  • ODDR2 used: 4

The Serializer core is composed by lvds_clockgen.v and serializer.v. But I provided an example of how to use it with maincore.v, video_lvds.v that is both files for a Video Signal Generator to common notebook LVDS TFT Panels.

评论

暂无评论