FPGA-ANLU-National-First-Prize

2025年全国大学生嵌入式芯片与系统设计竞赛（FPGA赛道）国家一等奖作品，安路二赛道

  • 语言Verilog
  • 默认分支master
  • 大小63.2 MB
  • 更新6 天前
在 GitHub 打开
avatarmaojinxiang
58
02

项目介绍

maojinxiang/FPGA-ANLU-National-First-Prize 是一个托管在 GitHub 上的开源项目，主要使用 Verilog 编写，目前获得 58 个 Star、0 次 Fork。

仓库全名
maojinxiang/FPGA-ANLU-National-First-Prize
Star 数
58
未关闭 Issue
2

README 摘要

ANLU-LOGIC-2 2025FPGA嵌赛安路二赛道 HX4S20C开发板 本赛题有涉及两板之间通信的要求 main文件是主板的源代码，包含基础功能4个，以及部分拓展功能 secondary文件是副板的源代码 上位机涉及队友开发，这里就不提供了，大家谅解

完整内容见 GitHub 原始 README 或本页 。

常见问题

FPGA-ANLU-National-First-Prize 用什么语言开发？

主要使用 Verilog 编写，目前有 58 个 Star。

如何获取 FPGA-ANLU-National-First-Prize 的源码？

可以直接克隆仓库：git clone https://github.com/maojinxiang/FPGA-ANLU-National-First-Prize.git，默认分支为 master；安装与运行步骤见仓库 README。

FPGA-ANLU-National-First-Prize 最近还在维护吗？

仓库最近一次更新为 6 天前，当前有 2 个未关闭 Issue；Star 数为 58，可作为社区活跃度的参考。

本页面展示项目元数据与原始 README，GitRead 中文社区 编辑团队负责选题收录。

相关仓库

The-OpenROAD-Project/OpenROAD avatar
OpenROADThe-OpenROAD-Project
1 天前
3.3k
1.1k
239

OpenROAD 的统一应用，实现 RTL 到 GDS 流程。文档见 https://openroad.readthedocs.io/en/latest/

opendb-databaseopenroadlef+7
Verilog
966.6 MB
0
详情
alexforencich/verilog-ethernet avatar
verilog-ethernetalexforencich
2025年2月28日
3.1k
832
116

用于 FPGA 实现的 Verilog 以太网组件

Verilog
5.3 MB
0
详情
darklife/darkriscv avatar
darkriscvdarklife
3 周前
2.6k
331
6

开源 RISC-V CPU 核心，用 Verilog 从零开始在一夜之间实现！

corefpgarisc-v+2
Verilog
4.9 MB
0
详情
corundum/corundum avatar
corundumcorundum
2024年7月5日
2.4k
540
130

开源基于 FPGA 的 NIC 和网内计算平台

fpgain-network-computelinux+2
Verilog
19.9 MB
0
详情
alexforencich/verilog-axi avatar
verilog-axialexforencich
2025年2月28日
2.2k
546
68

用于 FPGA 实现的 Verilog AXI 组件

Verilog
562 KB
0
详情
analogdevicesinc/hdl avatar
hdlanalogdevicesinc
2 天前
2.1k
1.7k
72

HDL 库和项目

analog-devicesfpgahacktoberfest+3
Verilog
146.0 MB
0
详情
pConst/basic_verilog avatar
basic_verilogpConst
3月12日
2.0k
423
0

必备的 Verilog SystemVerilog 模块

alteradebouncedelay+17
Verilog
55.5 MB
0
详情
riscv-mcu/e203_hbirdv2 avatar
e203_hbirdv2riscv-mcu
9月25日
2.0k
432
15

超低功耗 RISC-V 核心

chinacorecpu+9
Verilog
60.6 MB
0
详情

简要分析

热度分
58
价值分
34
活跃状态
活跃
暂无主题
GitHub

语言占比

Batchfile
Forth
Fortran
Perl
Python
Stata
SystemVerilog
Tcl
TypeScript
VHDL
Verilog

贡献者

maojinxiangmaojinxiang

README

ANLU-LOGIC-2

2025FPGA嵌赛安路二赛道 HX4S20C开发板 本赛题有涉及两板之间通信的要求 main文件是主板的源代码，包含基础功能4个，以及部分拓展功能 secondary文件是副板的源代码 上位机涉及队友开发，这里就不提供了，大家谅解。

评论

暂无评论