HDU_CO_Guide

HDU计算机组织课程设计初学者指南 - 杭电计组课设新手指南

  • 语言Verilog
  • 大小32.5 MB
  • 更新2019年5月13日
在 GitHub 打开
avatarliolok

项目介绍

liolok/HDU_CO_Guide 是一个托管在 GitHub 上的开源项目，主要使用 Verilog 编写，采用 MIT License 许可证，目前获得 14 个 Star、1 次 Fork。

仓库全名
liolok/HDU_CO_Guide

README 摘要

开发环境 Xilinx Vivado：[官方中文下载页面][xilinxvivado]（需注册登录 Xilinx 帐号并填写相应信息进行下载） [xilinxvivado]: https://china.xilinx.com/support/download/index.html/content/xilinx/zh/downloadNav/vivado-design-tools.html 安装方式 届时最新的完整版本是 2018.3，请结合实际网络情况，选择安装方式： 离线安装方式需要将下载好的完整包需要解压并运行其中的 xsetup 文件。 选择版本 选择 WebPack 版本，免费、无需帐号、无需许可证。 选择组件 最小化安装仅需选择“设备”中的 Artix-7 型号： 可以看到，离线安装将占用近 12GB 磁盘空间。如果在线安装，下载所需的安装文件也会在目标目录占用几个 GB 的空间，可在安装完成后手动清理释放…

完整内容见 GitHub 原始 README 或本页 。

常见问题

HDU_CO_Guide 用什么语言开发？

主要使用 Verilog 编写，采用 MIT License 许可证，目前有 14 个 Star。

HDU_CO_Guide 可以免费商用吗？

仓库采用 MIT License 许可证，可免费使用与修改，商业使用请遵守许可证条款（例如保留版权声明与许可声明）。

如何获取 HDU_CO_Guide 的源码？

可以直接克隆仓库：git clone https://github.com/liolok/HDU_CO_Guide.git；安装与运行步骤见仓库 README。

HDU_CO_Guide 最近还在维护吗？

仓库最近一次更新为 2019年5月13日，当前没有未关闭的 Issue；Star 数为 14，可作为社区活跃度的参考。

本页面展示项目元数据与原始 README，GitRead 中文社区 编辑团队负责选题收录。

相关仓库

The-OpenROAD-Project/OpenROAD avatar
OpenROADThe-OpenROAD-Project
12 小时前
3.3k
1.0k
124

OpenROAD 的统一应用，实现 RTL 到 GDS 流程。文档见 https://openroad.readthedocs.io/en/latest/

opendb-databaseopenroadlef+7
Verilog
966.1 MB
0
详情
alexforencich/verilog-ethernet avatar
verilog-ethernetalexforencich
2025年2月28日
3.1k
832
116

用于 FPGA 实现的 Verilog 以太网组件

Verilog
5.3 MB
0
详情
darklife/darkriscv avatar
darkriscvdarklife
4 周前
2.6k
331
6

开源 RISC-V CPU 核心，用 Verilog 从零开始在一夜之间实现！

corefpgarisc-v+2
Verilog
4.9 MB
0
详情
corundum/corundum avatar
corundumcorundum
2024年7月5日
2.5k
508
122

开源基于 FPGA 的 NIC 和网内计算平台

fpgain-network-computelinux+2
Verilog
19.9 MB
0
详情
alexforencich/verilog-axi avatar
verilog-axialexforencich
2025年2月28日
2.2k
546
68

用于 FPGA 实现的 Verilog AXI 组件

Verilog
562 KB
0
详情
analogdevicesinc/hdl avatar
hdlanalogdevicesinc
4 天前
2.1k
1.7k
72

HDL 库和项目

analog-devicesfpgahacktoberfest+3
Verilog
146.0 MB
0
详情
pConst/basic_verilog avatar
basic_verilogpConst
3月12日
2.0k
423
0

必备的 Verilog SystemVerilog 模块

alteradebouncedelay+17
Verilog
55.5 MB
0
详情
riscv-mcu/e203_hbirdv2 avatar
e203_hbirdv2riscv-mcu
9月25日
2.0k
433
41

超低功耗 RISC-V 核心

chinacorecpu+9
Verilog
60.6 MB
0
详情

关于

GitHub 原始描述（英文）

HDU Computer Organization Course Design Beginner Guide - 杭电计组课设新手指南

artix-7computer-organizationcourse-designverilogvivado

描述取自 GitHub 官方 API，保持仓库作者书写的原文。

简要分析

热度分
30
价值分
10
活跃状态
活跃
GitHub

语言占比

Verilog

贡献者

liolokliolok