Hardware-Implementation-of-the-Canny-Edge-Detection-Algorithm

  • 语言Verilog
  • 默认分支main
  • 大小38.7 MB
  • 更新2024年4月22日
在 GitHub 打开
avatarDOUDIU

项目介绍

DOUDIU/Hardware-Implementation-of-the-Canny-Edge-Detection-Algorithm 是一个托管在 GitHub 上的开源项目，主要使用 Verilog 编写，目前获得 53 个 Star、3 次 Fork。

仓库全名
DOUDIU/Hardware-Implementation-of-the-Canny-Edge-Detection-Algorithm

README 摘要

Canny Edge Detection Based on FPGA 走过路过，不要忘记点赞关注订阅哟！ Introduction: ​ 这个工程是基于FPGA的Canny边缘检测系统的实现，并未使用一些IP，其中应用了cordic算法求梯度强度与角度，可通过选择流水等级实现高精准度，卷积窗利用FIFO实现，所有代码由Verilog编写，将很便利的移植到各种开发平台上，如Altera与Xilinx的各类型号fpga。 ​ 有完整C++实现代码，PPT里面有算法具体实现的思路，如有疑惑欢迎提交补充。 Folder Structure: ​ 其中RTL工程文件如下: Folder | Function | :-------------------------------: | :----------------------------------------------------------: | pic |…

完整内容见 GitHub 原始 README 或本页 。

常见问题

Hardware-Implementation-of-the-Canny-Edge-Detection-Algorithm 用什么语言开发？

主要使用 Verilog 编写，目前有 53 个 Star。

如何获取 Hardware-Implementation-of-the-Canny-Edge-Detection-Algorithm 的源码？

可以直接克隆仓库：git clone https://github.com/DOUDIU/Hardware-Implementation-of-the-Canny-Edge-Detection-Algorithm.git，默认分支为 main；安装与运行步骤见仓库 README。

Hardware-Implementation-of-the-Canny-Edge-Detection-Algorithm 最近还在维护吗？

仓库最近一次更新为 2024年4月22日，当前没有未关闭的 Issue；Star 数为 53，可作为社区活跃度的参考。

本页面展示项目元数据与原始 README，GitRead 中文社区 编辑团队负责选题收录。

相关仓库

The-OpenROAD-Project/OpenROAD avatar
OpenROADThe-OpenROAD-Project
3 小时前
3.3k
1.0k
141

OpenROAD 的统一应用，实现 RTL 到 GDS 流程。文档见 https://openroad.readthedocs.io/en/latest/

opendb-databaseopenroadlef+7
Verilog
972.1 MB
0
详情
alexforencich/verilog-ethernet avatar
verilog-ethernetalexforencich
2025年2月28日
3.2k
865
141

用于 FPGA 实现的 Verilog 以太网组件

Verilog
5.3 MB
0
详情
darklife/darkriscv avatar
darkriscvdarklife
5 天前
2.6k
332
6

开源 RISC-V CPU 核心，用 Verilog 从零开始在一夜之间实现！

corefpgarisc-v+2
Verilog
5.0 MB
0
详情
corundum/corundum avatar
corundumcorundum
2024年7月5日
2.5k
509
122

开源基于 FPGA 的 NIC 和网内计算平台

fpgain-network-computelinux+2
Verilog
19.9 MB
0
详情
alexforencich/verilog-axi avatar
verilog-axialexforencich
2025年2月28日
2.2k
525
56

用于 FPGA 实现的 Verilog AXI 组件

Verilog
562 KB
0
详情
analogdevicesinc/hdl avatar
hdlanalogdevicesinc
8 小时前
2.1k
1.7k
77

HDL 库和项目

analog-devicesfpgahacktoberfest+3
Verilog
148.7 MB
0
详情
pConst/basic_verilog avatar
basic_verilogpConst
3月12日
2.0k
423
0

必备的 Verilog SystemVerilog 模块

alteradebouncedelay+17
Verilog
55.5 MB
0
详情
riscv-mcu/e203_hbirdv2 avatar
e203_hbirdv2riscv-mcu
9月25日
2.0k
433
42

超低功耗 RISC-V 核心

chinacorecpu+9
Verilog
60.6 MB
0
详情

关于

The Canny Edge Detection algorithm is implemented on an FPGA using only Verilog code and no Intellectual Property, making it convenient to replicate using any simulator and any of the available FPGA boards, including those from Xilinx and Altera.

cannyfpgamodelsimvivado

描述取自 GitHub 官方 API，中文内容由 GitRead 中文社区 编辑团队整理。

简要分析

热度分
61
价值分
32
活跃状态
活跃
GitHub

语言占比

C++
SystemVerilog
Verilog

贡献者

DOUDIUDOUDIU