jiru1997 /Cardinal-NIC-and-Chip-Multiprocessor
Cardinal NIC and Chip Multiprocessor
Verilog10
simvision 开源项目推荐（4 个）
simvision 话题在 GitHub 上没有填写简介，这里按 Star 数汇总最相关的热门仓库。
4收录项目
12Star 总量
3覆盖语言
相关标签
热门项目 全部 4
GitHub 共 4 个仓库，已全部展示jiru1997 /Cardinal_router
Cardinal_router
Verilog2
aqdarahmad /coincident-decoding-verification-uvm
UVM-based verification of a coincident decoding digital design using SystemVerilog, including functional checking, coverage analysis with IMC, and waveform debugging with SimVision.
JavaScript0
shravya-juluru /wavegrep
grep for waveforms — read signal values, clock frequency, and transitions from Synopsys FSDB, Cadence SST2, and open VCD dumps, straight from the shell. Deterministic output, runs locally, no viewer. CLI + MCP server + Claude Code skill.
Python0
关于这个话题
- 清单取自 GitHub 话题页并按 Star 数排序，每次展示前 4 个项目；原始页面见 https://github.com/topics/simvision。
- 该话题在 GitHub 上共有 4 个仓库， 本站收录的是其中最热门的 4 个，不是全量列表。
- Star / Fork 每日自动刷新一次，实时数据以 GitHub 为准。
- 当前 4 个项目累计 12 Star，覆盖 3 种主要语言，数据更新于 2026-11-07。
- 中文介绍来自 GitHub 官方话题说明（github/explore）的机器翻译，可点「查看原文」对照；译文缺失时会先展示原文。