Other

技术解读

以下内容由 GitRead 中文社区 编辑团队基于项目 README 与官方资料整理, 结合中文开发者的常见使用场景补充技术选型建议。具体以项目官方文档为准。

关于

Verilog到路由--用于DSP研究的开源CAD流程

简要分析

热度分
3374
价值分
996
活跃状态
活跃
主题数量
9
语言C++
默认分支
大小371.2 MB
更新6月29日

语言占比

C
C++
CMake
CSS
Cap'n Proto
Dockerfile
HTML
JavaScript
Lex
Makefile
Nix
Perl
Python
Shell
SystemVerilog
Tcl
Verilog
Yacc

Release

README

暂无 README 预览

评论

暂无评论